PCIe SerDes 全流程实战

模拟部分——PRBS7电路

1 电路作用

在 SerDes 链路的仿真中，最常用的激励信号是伪随机二进制序列（Pseudo-Random Binary Sequence，PRBS）。它能够同时覆盖高频内容、低频跑偏和长连“0/1”情形，对抖动、码间串扰与均衡器收敛情况都有较好的激励作用。

2 功能概述

parallel32_prbs7 模块完成以下任务：

1. 依据多项式 x⁷ + x⁶ + 1 （反馈位 6 与 5 异或）生成长度为 2⁷-1 = 127 bit 的循环序列。
2. 在系统主时钟 clk 的每个上升沿输出一位 串行数据，同时计数器累加。
3. 当计数器达到 32 时，通过分频时钟 clk_div 的下降沿，将最近 32 个比特打包并送出 32 位 并行总线 d[31:0]。
4. 产生和数据对齐的 时钟数据恢复参考 clk_data，以便在示波器或混合信号仿真环境中直观观测数据-时钟关系。

该模块既作为 Testbench 内部的理想源，用于比较误码率、眼图和接收机 CDR 锁定情况。

3 不足与缺陷

目前parallel32_prbs7 模块的verilog-a代码可以产生正常的PRBS序列，但是时序上还是存在一些问题。